---
title: Paper1_260518
description: 
published: true
date: 2026-05-19T06:07:24.196Z
tags: 
editor: markdown
dateCreated: 2026-05-18T01:23:29.902Z
---

## 260518 세미나
### 하고 있는 부분
- 3.3.3에서 개선된 제어기의 동작 원리를 더 자세히 분석, 설명하고 수학적으로 이를 보여야 한다. 전달함수를 만들어 보드 플롯 등으로 증명
### Todo
- 3.3.1에 Q축은 정상 상태 오차가 0이 아닐 수 있음을 이야기 하는데, 이것이 실제로 허용 범위 내의 오차인지에 대해 분명히 보여야함.
- 3.2에서 기존 PI 제어기랑만의 비교가 아니라 다른 접근 방식들도 언급하여 그것들에 비하여 장점이 있는지를 언급해야 할 필요성?
- 3.1.1 , 3.1.2 , 3.1.3 의 임피던스 내용 맞는 이야기인지 재확인
- 4장 설계 가이드라인이 논문의 다른 부분과 작성 시점이 달라 오류 있음. 수정 필요, 실제로 실험 하는 수치와 맞도록 내용 수정필요. 변수명 통일 필요.
- 실험 환경에 대한 내용

### Todo
- 6월 1일 일정 조율, 교실 하나 빌려서 줌, 카메라 할 수 있도록 준비
- 이번주까지 실험 내용이 채워져야 큰 틀에서 다시 검토하고 할 수 있는 조건이..
- 전기추진선박 배전의 기본구조는 채우고 ( 인버터(추진,조타), 태양광등 )



# 1 서론

국제해사기구(IMO)는 2050년까지 국제 해운의 온실가스 순배출 제로(Net-Zero)를 목표로 설정하고, 2025년 4월 MEPC 83에서 선박 연료 기준 및 탄소 가격제를 포함하는 법적 구속력 있는 감축 체계를 승인하였으며 \[9\], 국내에서도 「환경친화적 선박의 개발 및 보급 촉진에 관한 법률(친환경선박법)」의 시행에 따라 전기추진선박의 도입이 빠르게 확산되고 있다. 전기추진선박은 기존 디젤 기관을 전동기와 전력변환 장치로 대체함으로써 배출가스를 저감하고 연료 효율을 향상시킬 수 있어 차세대 친환경 선박의 핵심 기술로 평가받고 있다 \[1\].

선박의 전력망은 외부 계통의 지원 없이 독자적으로 전력을 생산·공급·제어해야 하는 고립형 마이크로그리드(Isolated Microgrid)로 운용된다. 항해 중 전력 공급이 중단될 경우 추진력과 조타 능력을 상실하며 인명 안전에 심각한 위협이 될 수 있다. 이에 따라 IEC 60092, KR 강선규칙 등에서는 추진용 컨버터·인버터를 포함한 핵심 추진설비 전체를 이중화(Redundancy) 요건으로 구체화하고 있으며 \[3\]\[4\], 한국의 해양수산부 「전기추진 선박기준」 고시(2024)를 통해 이러한 이중화 설계를 법적으로 의무화하고 있다 \[5\].

현행 전기추진 시스템은 시스템 단위의 형식승인 구조를 따르고 있어, 구성 소자의 변경이나 용량 증설 시 제어 로직의 재설계와 통합 재검증이 불가피하다. 이러한 폐쇄적 구조는 선종별 맞춤형 설계에 대한 유연성을 저해하며, 제조사별 독점적 통신 프로토콜 및 폐쇄적 인터페이스 규격으로 인해 단일 선박에 복수 제조사의 제품을 혼용하기 어렵다. 이를 해결하기 위하여 모듈화 접근이 연구되어 왔으나, 기존 연구들은 모듈 간 협조 제어를 위해 복잡한 통신 인터페이스, 중앙집중식 제어에 의존하는 경우가 많아 통신 장애 시 시스템 신뢰성이 저하되는 한계가 있다 \[8\]. 또한 각 제조사의 폐쇄적인 설계에 의존하게 되어 시스템 전체의 확장성과 신뢰성을 동시에 확보하는데에 어려움이 있다. 따라서 모듈화 시스템은 통신 의존성을 최소화하는 DC 버스 전압을 모듈간 인터페이스로 활용하여 각 장치가 독립적으로 동작하면서도 시스템 전체의 확장성과 신뢰성을 동시에 확보하는 접근이 요구된다.

그런데 DC 버스 전압을 제어의 유일한 기준으로 삼는 구조는 DC 버스의 전압 안정성이 곧 시스템 전체의 제어 신뢰성으로 직결되는 특성이 있다. DC 버스 전압의 왜곡이나 맥동은 모듈간 인터페이스 신뢰성을 저하시켜 모듈 간 모드 전환의 오작동 및 부하 분담 불안정을 초래할 수 있다. 이러한 교란의 주요 원인은 선박 전원 환경 자체의 특성에 기인한다. 
선박 발전기나 육상 전원(Shore Power)은 부하 변동에 따른 전압 강하와 왜곡이 빈번한 약계통(Weak Grid) 특성을 가지며, 이로 인한 비정상적인 AC 입력 전압은 AC 정류기의 전류 제어 성능을 저하시켜 DC 버스 전압 안정성 저하 및 전류 고조파(I-THD) 증가를 초래한다. 그러나 현행 IEC 60092-101, KR 선급 인증을 포함한 해양수산부 전기추진 선박기준 고시에서는 정상 상태 전원 조건에서의 요건을 검증하므로, 비정상 입력 환경에서의 동작은 인증 범위 밖에 놓인다. 이로 인해 인증을 통과한 시스템이 실제 운용 환경에서는 요건을 만족하지 못할 수 있다는 구조적 갭이 존재하며, 이에 대한 제어 전략은 현행 규정과 선행 연구 모두에서 미비한 실정이다. 따라서 모듈화된 전력변환 시스템이 실제 선박 환경에 안정적으로 적용되기 위해서는 이 갭을 메울 수 있는 별도의 대응 전략이 함께 요구된다.

본 연구는 DC 버스 전압을 유일한 모듈 간 인터페이스로 삼는 통신 독립형 모듈식 전력변환 시스템을 제안하고, 선박 약계통 조건(V-THD, 전압 불평형, 단상·2상 Voltage Sag)에 대응하는 변조 계수($m_a$) 기반 전류 제어기를 제안한다. 제안하는 구조의 동작 특성과 제어 성능은 시뮬레이션 및 실험으로 검증한다.

# 2 통신 독립형 모듈식 전력변환 시스템

## 2.1 제안 시스템 구성

제안하는 시스템은 DC 버스를 중심으로 DC-AC 컨버터 모듈과 DC-DC 컨버터 모듈로 구성된다. 각 모듈은 DC 버스 전압만을 관측하며, 별도의 통신 인터페이스를 공유하지 않는다. UPS 시스템에서 제시한 "DC 버스 전압 단일 공유 원리"를\[1\] 선박 DC 배전 시스템에 적용한 것으로, 드룹 제어 \[2\]\[3\]와 히스테리시스 기반 모드 전환 \[4\]을 결합하여 통신 없이 모듈 간 협조 운전을 구현한다.

(XXX 그림: 제안하는 모듈형 전력변환 시스템 전체 구성도)

**DC-DC 컨버터 모듈**은 배터리와 DC 버스 사이에서 양방향으로 전력 흐름을 제어한다. DC 버스 전압이 상위 임계값을 초과하면 DC 버스에서 배터리로 전력을 보내는 충전(Buck) 모드로, 하위 임계값 미만으로 강하하면 배터리에서 DC 버스로 전력을 공급하는 방전(Boost) 모드로 전환한다. DC-DC 모듈은 복수 모듈 병렬 운용 시 드룹 제어를 적용하여 전류를 균등 분담한다.

**DC-AC 컨버터 모듈**은 발전기 또는 Shore Power의 3상 AC 전력을 정류하여 DC 버스로 에너지를 공급하는 역할을 한다. DC-AC 모듈은 양방향 전류 제어가 가능한 PWM 정류기(Active Front End)로 구성되며 본 연구에서는 전기추진선박의 수전 시나리오에 초점을 맞추어 DC-AC 컨버터를 정류기(Rectifier) 모드로 제한시켜 운용한다. DC-AC 모듈은 동작 중 DC 버스 전압을 $V_\text{ref,AC}$ 승압시켜 DC-DC 모듈의 히스테리시스 모드 전환점 $V_H$ 보다 크게 유지함으로써 DC-DC 모듈의 모드 전환을 트리거 한다. DC-AC 모듈은 드룹 계수를 적용하지 않으며, DC 버스 전압을 $V_\text{ref,AC}$에 고정하는 전압 제어만 수행한다.

본 연구에서는 DC-AC 모듈 1대 운용을 기본 구성으로 가정한다. DC-AC 모듈의 복수 병렬 운전은 별도의 전압 제어 우선순위 또는 드룹 적용 설계가 필요하며, 이는 향후 연구 과제로 남긴다.

이 구조에서 DC 버스 전압은 모듈간의 인터페이스 신호로, 별도의 통신 없이 모듈 간 협조를 가능하게 한다. 그러나 DC 버스 전압을 인터페이스로 사용하는 것은 구조적 취약점이기도 하다. 선박 계통 특성상 Voltage Sag, V-THD, 전압 불평형 등의 외란이 발생할 수 있으며, 이러한 외란이 DC-AC 정류기를 통해 DC 버스 전압을 교란시키면 히스테리시스 모드 전환의 오판과 드룹 전류 분담 오차를 유발할 수 있다. 이 취약점의 대응 전략을 3장에서 제안한다.

## 2.2 DC-DC 모듈의 히스테리시스 기반 자율 모드 전환

DC-DC 컨버터 모듈은 DC 버스 전압과 두 임계값($V_{H}$, $V_{L}$)의 대소 관계만으로 동작 모드를 결정한다.

$$
\text{동작 모드} = \begin{cases}
\text{Buck (충전)} & V_\text{bus} > V_{H} \\
\text{현재 모드 유지} & V_{L} \leq V_\text{bus} \leq V_{H} \\
\text{Boost (방전)} & V_\text{bus} < V_{L}
\end{cases}
$$

DC-AC 모듈이 정상 운전 중일 때 DC 버스 전압은 $V_\text{ref,AC}$ 로 유지되며 $V_{H}$를 초과하고, DC-DC 모듈은 Buck(충전) 모드로 진입한다. DC-AC 모듈이 정지하거나 전원 이상이 발생하면 DC 버스 전압이 강하하여 $V_{L}$ 미만으로 떨어지고, DC-DC 모듈은 Boost(방전) 모드로 전환한다. 이 전환은 어떠한 통신 신호나 중앙 제어기의 명령 없이 DC 버스 전압 레벨 변화만으로 이루어진다.

(XXX 그림: DC 버스 전압 레벨에 따른 동작 모드 정의 및 상태 전이도)

두 임계값 사이의 히스테리시스 밴드는 측정 노이즈에 의한 오전환(Chattering)을 방지하는 동시에, 두 모드가 명확하게 분리되도록 보장한다. 임계값의 설계 가이드라인은 4장에서 다룬다.

## 2.3 드룹 기반 병렬 전류 분담

복수의 DC-DC 모듈이 운전될 때, 각 모듈의 출력 전압 기준값을 출력 전류에 비례하여 조정하는 드룹 제어를 적용한다.

$$V_{\text{ref},i} = V_{\text{ref},0} - R_{d} \cdot I_{o,i}$$

여기서 $V_{\text{ref},0}$은 무부하 기준 전압, $R_{d}$는 드룹 계수(가상 출력 저항), $I_{o,i}$는 모듈 $i$의 출력 전류이다. 부호 규약은 DC 버스로 전류를 공급하는 방전(Boost) 방향을 양(+), DC 버스에서 전류를 흡수하는 충전(Buck) 방향을 음(−)으로 정의한다. 따라서 Boost 모드에서는 $I_{o,i} > 0$이므로 $V_{\text{ref},i} < V_{\text{ref},0}$이 되어 드룹 특성이 나타나고, Buck 모드에서는 $I_{o,i} < 0$이므로 $V_{\text{ref},i} > V_{\text{ref},0}$가 되어 충전 전류 증가에 따라 기준 전압이 상승한다. 기준 전압이 상승하면 DC 버스 전압과의 차이가 줄어들어 해당 모듈의 충전 전류가 억제되는 방향으로 작용하며, 이것이 Buck 모드에서의 전류 균등 분담 메커니즘이다. 동일한 $R_{d}$를 가진 $n$개 모듈이 병렬 연결되면 공유 DC 버스 전압이 같으므로, 각 모듈의 출력 전류는 자동으로 균등 분담된다.

$$I_{o,1} = I_{o,2} = \cdots = I_{o,n} = \frac{I_\text{total}}{n}$$

드룹 제어는 정상 상태 전압 편차를 수반하나, 이 편차는 전압 허용 범위 내로 제한되도록 드룹 계수를 설계함으로써 관리된다. 임계값의 설계 가이드라인은 4장에서 다룬다.

(XXX 그림: 드룹 제어에 의한 병렬 모듈 전류 분담 개념도)


## 2.4 동작 시나리오별 동작

제안하는 구조에서 발생할 수 있는 주요 동작 시나리오는 다음과 같다.

**시나리오 A — AC 입력 정상, 배터리 충전:** DC-AC 모듈이 AC 전원을 정류하여 DC 버스 전압을 $V_\text{ref,AC}$ 유지함으로써 자연스럽게 $V_H$를 초과, DC-DC 모듈이 이를 감지하여 Buck(충전) 모드로 진입하여 배터리를 충전한다. 복수 DC-DC 모듈이 병렬 운전 시 드룹에 의해 충전 전류가 분담된다.

**시나리오 B — AC 입력 없음, 배터리 방전:** AC 입력이 차단되면 DC-AC 모듈이 정지하여 DC 버스 전압이 강하한다. $V_L$ 미만으로 전압이 강하하면 DC-DC 모듈이 Boost(방전) 모드로 자율 전환하여 배터리 전력을 DC 버스에 공급한다. 복수 DC-DC 모듈이 병렬 운전 시 드룹에 의해 방전 전류가 균등 분담된다.

**시나리오 C — AC 입력 전력 품질 저하, DC 버스 전압 불안정:** AC 입력 전원의 전력 품질 저하로 인해 DC-AC 모듈의 제어 안정성이 저하되면 DC 버스 전압에 리플 및 변동이 발생한다. 이 때의 트랜지언트 상태에서 DC 버스 전압이 $V_L$ 미만으로 강하하면 DC-DC 모듈에 채터링 현상이 발생하며 전체 시스템 안정성을 저하시킬 수 있다.

**시나리오 D - 배터리 방전 중 단일 DC-DC 모듈 고장:** 배터리 방전 중 단일 DC-DC 모듈 고장: 배터리 방전(Boost) 모드로 DC-DC 모듈 병렬 운전 중 단일 모듈 고장 시, 정상 모듈은 DC 버스 전압을 기준으로 독립적으로 Boost 모드를 유지하며 드룹에 의해 전체 방전 전류를 분담한다. 통신이나 중앙 제어기의 개입 없이 DC 버스 전압이 정상 범위 내로 유지된다.

(XXX 그림: 동작 시나리오별 DC 버스 전압 및 모듈 전류 개념도)

## 2.5 신뢰성 및 모듈성 분석

기존 통신 기반 병렬 제어 구조에서는 통신 버스 또는 중앙 제어기가 단일 고장점으로 작용한다. 통신 장애 발생 시 전체 시스템의 신뢰성이 저하되거나 고장 복구 전까지 시스템이 기능을 상실할 수 있다. 제안하는 구조에서는 모듈 간 통신 인터페이스에 동작이 종속되지 않으므로, 통신 관련 단일 고장점이 원천적으로 배제된다. DC-DC 컨버터 모듈이 병렬로 구성된 경우, 단일 모듈 고장 시에도 나머지 모듈이 독립적으로 동작하며 통신 장애 상태와 관계 없이 부하를 분담한다. 이는 UPS 시스템에서 검증된 원리 [1]를 선박 전력 시스템에 적용한 것으로, 구체적인 동작은 5장 시뮬레이션에서 확인한다.

DC-DC 모듈의 추가 및 제거는 출력 전압을 허용 범위 내로 유지하기 위한 드룹 계수의 재설계만으로 이루어질 수 있다. 이와 같은 특성은 선박의 운용 조건이나 정비 일정에 따른 유연한 시스템 재구성을 가능하게 할 뿐만 아니라, 시스템의 이중화(Redundancy) 구조를 용이하게 구현할 수 있는 기반을 제공한다.

(XXX 표: 통신 기반 방식 vs. 제안하는 통신 독립 방식 비교)

## 2.6 소결

본 장에서는 DC 버스 전압을 모듈 간 인터페이스로 삼아 통신에 종속되지 않고 운전하는 모듈형 전력변환 시스템을 제안하였다. 이 구조는 통신 관련 단일 고장점이 구조적으로 배제되며, 모듈의 병렬 확장만으로 이중화 구성을 갖출 수 있는 기반을 제공한다.

단, DC 버스 전압이 모듈 간 인터페이스라는 점은 구조적 취약점이기도 하다. 선박 계통의 외란이 DC-AC 정류기를 통해 DC 버스 전압을 교란하면 히스테리시스 모드 전환의 오판과 드룹 전류 분담 오차를 유발할 수 있으며, 이에 대한 대응 전략을 3장에서 제안한다.

# 3. 정류기 운전을 위한 계통 장애 대응 전류 제어

## 3.1 선박 AC 전원의 약계통 특성

### 3.1.1 선박 발전기의 전압 특성

선박 발전기는 과도 리액턴스($X''_d$)가 높아, 선내 비선형 부하가 주입하는 고조파 전류($I_h$)가 다음과 같이 발전기 단자 전압을 직접 왜곡시킨다.

$$V_h = I_h \times X''_d$$

동일한 고조파 전류에 대해 $X''_d$가 클수록 단자 전압 왜곡이 크게 나타난다. 선내 비선형 부하가 주입하는 고조파 전류는 고임피던스 발전기 환경에서 심각한 V-THD 악화를 유발하며, DC-AC 모듈은 이렇게 왜곡된 전압을 입력으로 받는다.

전압 강하(Voltage Sag) 측면에서도 선박 독립 마이크로그리드는 불리하다. 부하 투입 시 초기 강하 구간이 $X''_d$에 지배되며, 계통 단락 용량에 의해 빠르게 회복되는 계통 연계 환경과 달리 발전기 AVR(자동전압조정기) 단독으로 전압을 회복해야 하므로 Sag 지속 시간이 길어진다.

(XXX 그림: 선박 발전기 비선형 부하 투입에 따른 단자 전압 및 V-THD 변동 특성)

### 3.1.2 Shore Power의 전력 품질 특성

항만 육상 전원(Shore Power)은 계통에 연계된 전원이지만, 소규모 항만이나 노후 설비에서는 계통 임피던스($Z_\text{grid}$)가 높은 약계통(Weak Grid) 특성을 나타낸다. 약계통에서는 비선형 부하가 주입하는 고조파 전류가 계통 임피던스와 결합하여 공통 연결점(PCC) 전압을 왜곡시킨다.

주목할 점은, $Z_\text{grid}$가 증가할수록 부하 전류의 고조파 성분(I-THD)은 오히려 감소하는 경향이 있으나, 전압 고조파(V-THD)는 증가한다는 것이다 \[2\]. 즉 전류 품질이 기준을 만족하는 조건에서도 전압 품질이 저하될 수 있다.

전압 불평형 측면에서는, 항만 계통의 3상 부하 불균형 또는 단상 부하의 집중으로 인해 3상 전압의 크기 불평형이 발생하여 정류기의 DC 버스 전압에 저주파 리플을 유발할 수 있다.

(XXX 그림: 약계통 Shore Power의 V-THD 및 전압 불평형 특성 예시)

### 3.1.3 전력 품질 문제가 정류기 운전에 미치는 영향

**전압 불평형 및 Voltage Sag:** 선박 AC 전원에서 3상 부하 불균형이나 단상·2상 전압 강하(Sag)가 발생하면 3상 입력 전압에 역상 성분이 포함된다. 역상 성분은 동기좌표계 내의 PI 제어기가 추종하기 어려운 2ω(120 Hz) 맥동을 유발한다. 이 역상 성분에 의하여 전류 제어기의 안정성이 떨어지면 DC 전압 제어기의 성능이 같이 저하하며 DC 버스 전압이 변동하여 의도치 않은 DC-DC 모듈의 모드 변환이 트리거될 수 있다. 또한 전원이 정상 상태로 복구될 때 적분기 잔류 성분에 의해 과도 응답이 지연되는 문제도 수반된다.

**V-THD:** 선박 발전기의 높은 과도 리액턴스($X''_d$) 또는 약계통 Shore Power의 높은 계통 임피던스($Z_\text{grid}$) 조건에서는 부하 전류의 고조파 성분이 단자 전압에 직접 투영되어 V-THD가 악화되기 쉽다. 왜곡된 계통 전압은 동기좌표계 $e_d$, $e_q$에 특정 차수의 맥동으로 나타나며, 피드포워드 항의 고정 기준값($E$)과 실제 계통 전압 간의 오차가 상시 존재하게 된다. 이 오차가 전류 제어 루프에 유입되어 입력 전류가 왜곡되어 I-THD가 증가한다. 증가한 I-THD는 정류기를 통해 DC 버스 전압에 맥동을 유발하여 DC 인터페이스 기반의 안정성을 저하시킨다.

(XXX 그림: Voltage Sag, V-THD, 전압 불평형이 정류기 DC 버스에 미치는 영향 경로 블록 다이어그램)

## 3.2 기존 PI 전류 제어기의 한계 분석

### 3.2.1 동기좌표계 PI 전류 제어기의 구조

DC-AC 모듈은 PWM 정류기(AFE)로 동기좌표계 전류 제어 루프를 가지며, 이하의 분석은 이 전류 제어 루프를 전제로 한다. AC 입력 전압($e_a, e_b, e_c$)과 컨버터 출력 전압($v_a, v_b, v_c$), 입력 전류($i_a, i_b, i_c$)의 관계는 동기좌표계($dq$)에서 다음과 같이 표현된다 \[1\].

$$e_d = L \frac{di_d}{dt} - \omega L i_q + v_d \tag{1}$$
$$e_q = L \frac{di_q}{dt} + \omega L i_d + v_q \tag{2}$$

여기서 $L$은 필터 인덕터, $\omega$는 AC 계통 각주파수이다. 정류기 모드이므로 $i_d < 0$ (계통에서 DC 버스로 에너지 흡수)이다. 동기좌표계 전류 지령은 abc-dq 변환(Park's 변환)을 통해 생성되며, 제어 출력은 역변환(dq-abc)을 거쳐 각 상의 스위칭 신호로 변환된다. 식 (1), (2)로부터 전류 제어기를 설계하면:

$$v_d = e_d + \omega L i_q + \Delta v_d \tag{3}$$
$$v_q = e_q - \omega L i_d + \Delta v_q \tag{4}$$

PI 제어기를 적용한 제어 출력 $\Delta v_d, \Delta v_q$는 다음과 같다.

$$\Delta v_d = k_p(i_d^* - i_d) + k_i \int (i_d^* - i_d) dt \tag{5}$$
$$\Delta v_q = k_p(i_q^* - i_q) + k_i \int (i_q^* - i_q) dt \tag{6}$$

여기서 $i_d^*, i_q^*$는 전류 지령, $k_p, k_i$는 각각 비례 및 적분 이득이다. 위 식은 3상 평형 정현파 계통을 가정하여 $e_d = E$ (상수), $e_q = 0$으로 두고 유도된다.

(XXX 그림: 기존 PI 전류 제어기 블록 다이어그램)

### 3.2.2 약계통 조건에서의 문제점

세 조건 모두 공통적으로 $e_d$, $e_q$가 3상 평형 정현파 가정—$e_d = E$ (상수), $e_q = 0$—에서 벗어나게 만들며, 이는 PI 전류 제어기의 구조적 한계를 직접 노출시킨다.

**전압 불평형 및 Voltage Sag:** 역상 성분은 동기좌표계 $e_d$, $e_q$에 2ω(120 Hz) 맥동을 유발한다. PI 적분기는 직류 오차 제거에 최적화된 구조이므로 이 주파수 성분을 충분히 추종하지 못하며, 전류 오차가 누적되어 적분기 포화로 이어진다. 전원이 정상 상태로 복구될 때 잔류 적분값이 남아 있어 전류 오버슈트와 과도 응답 지연이 발생한다.

**V-THD:** 피드포워드 항에 사용되는 기준값 $E$는 고정 상수이므로, 고조파 성분이 포함된 실제 $e_d$와의 오차가 상시 존재한다. 이 오차는 전류 제어 루프에 유입되어 PI 적분기가 보상을 시도하지만, 해당 영역에서 적분기의 이득이 충분치 않아 I-THD를 억제하지 못한다.

------------------------------------------------------------------------

## 3.3 제안하는 전류 제어기

### 3.3.1 제어기 설계

기존 PI 제어기의 근본적인 한계는 적분기가 직접 전압 보상항($k_i \int \Delta i \, dt$)을 생성하는 구조에 있다. 이 구조에서는 계통 전압의 변동이 피드포워드 항($E$)과 실제 계통 전압($e_d$) 간의 불일치로 이어지고, 이 불일치가 적분기에 누적되어 포화를 유발한다.

제안하는 제어기는 적분기의 역할을 재정의한다. 적분기 출력이 직접 전압 보상값을 생성하는 대신, 계통 전압 피드포워드에 곱해지는 **변조 계수(Modulation Factor)** $m_a$를 생성하도록 변경한다. 이는 적분기 출력을 절대적인 전압 값이 아닌 상대적인 비율(스칼라, 무차원)로 변환함으로써, 계통 전압 변동으로부터 적분기 출력을 분리(Decoupling)하는 효과를 얻는다.

제안하는 제어기는 다음과 같이 정의된다.

$$\Delta v_d = k_p(i_d^* - i_d) + m_a \cdot v_\text{meas,d} \tag{7}$$
$$\Delta v_q = k_p(i_q^* - i_q) + m_a \cdot v_\text{meas,q} \tag{8}$$

여기서 변조 계수 $m_a$는 d축 전류 오차의 적분으로부터 생성된다.

$$m_a = k_i \int (i_d^* - i_d) \, dt \tag{9}$$

$v_\text{meas,d}$, $v_\text{meas,q}$는 동기좌표계로 변환된 계통 전압의 실측값이다. 교차 보상항($\omega L i_q$, $\omega L i_d$)은 다음과 같은 이유로 생략하였다. $\omega L i_q$ 항은 역률 1 운전($i_q^* \approx 0$)에서 무시 가능하다. $\omega L i_d$ 항은 정상 운전 조건에서 상대적으로 작으며, 생략에 따른 정상 상태 및 과도 상태 성능 저하가 허용 범위 내임을 5장 실험에서 확인한다.

(XXX 그림: 제안하는 전류 제어기 블록 다이어그램)

**q축 제어 특성:** 식 (8)에서 변조 계수 $m_a$는 d축 전류 오차의 적분(식 9)으로만 생성되며, q축에는 별도의 적분 경로가 존재하지 않는다. 3상 평형 계통의 정상 상태에서 $v_\text{meas,q} \approx 0$이므로 q축 제어 출력은 비례항 $k_p(i_q^* - i_q)$에 지배된다. 이로 인해 q축 전류의 정상 상태 오차가 완전히 제거되지 않을 수 있으나, 역률 1 운전($i_q^* = 0$)에서 이 오차는 경미한 무효전력 오차에 해당하며, 5장 실험에서 허용 범위 내임을 확인하였다.

**정류기 모드 적용:** 제안하는 제어기는 전력 방향과 무관하게 동일한 구조를 유지한다. 정류기 모드(AC→DC, 에너지 수전)와 인버터 모드(DC→AC, 에너지 송전)의 차이는 전류 지령 $i_d^*$의 부호뿐이며, 식 (7)-(9)의 제어 구조는 변경되지 않는다. 정류기 모드에서는 $i_d^* < 0$으로 설정된다.


### 3.3.2 정상 상태 동작

정상 상태에서 전류 오차 $\Delta i_d = i_d^* - i_d$가 잔존하면 식 (9)의 적분기 출력 $m_a$가 계속 증가하고, 이에 따라 식 (7)의 제어 출력 $\Delta v_d$가 변화하여 전류 오차를 감소시키는 방향으로 작용한다. 이 과정이 반복되어 정상 상태에서 $\Delta i_d \to 0$으로 수렴한다. 즉 $m_a$ 적분기는 기존 PI 제어기의 적분항과 동일하게 정상 상태 오차를 제거하는 역할을 수행한다.

### 3.3.3 계통 장애 조건에서의 동작 원리

**내용 작성 중**
**전압 불평형 및 Voltage Sag 대응:** 단상·2상 전압 강하(Sag) 또는 전압 불평형이 발생하면 $v_\text{meas,d}$, $v_\text{meas,q}$에 2ω(120 Hz) 맥동 성분이 유입된다. $m_a$는 적분 경로($k_i/s$)를 통해 생성되므로 이 주파수 성분에 대한 이득이 낮아, $m_a \cdot v_\text{meas,dq}$ 경로를 통한 2ω 전류 지령 유입이 부분적으로 억제되는 것으로 예상된다. 이에 따른 DC 버스 2ω 리플 저감 및 전류 균형 유지 효과는 5장 실험에서 검증한다.

**V-THD 대응:** 계통 전압에 고조파 성분이 포함되면 $v_\text{meas,d}$, $v_\text{meas,q}$에 해당 주파수 성분이 나타난다. $m_a$는 적분 경로의 저역 통과 특성으로 인해 고조파 주파수 영역에서의 이득이 낮아, $m_a \cdot v_\text{meas,dq}$ 성분 중 고조파 성분이 감쇠되는 것으로 예상된다. 추가적인 필터나 시퀀스 분해 알고리즘 없이 I-THD가 저감되는지 여부는 5장 실험에서 검증한다.

------------------------------------------------------------------------

## 3.4 소결

본 장에서는 정류기 모드로 운전되는 DC-AC 모듈에 가해지는 선박 약계통 조건(Voltage Sag, V-THD, 전압 불평형)에 대응하기 위한 변조 계수($m_a$) 기반 전류 제어기를 제안하였다. 제안하는 제어기는 적분기 출력을 전압 보상항 대신 계통 전압에 곱해지는 변조 계수로 재정의하여, 계통 전압 장애로부터 적분기 응답을 구조적으로 분리한다.

한편, 제안하는 제어기의 구조는 2장의 모듈형 시스템에 종속되지 않으며, 약계통 환경에서 동작하는 범용 3상 정류기·인버터에도 적용 가능하다.

제안하는 제어기의 실험 검증—V-THD 조건에서의 I-THD 억제, 단상·2상 Voltage Sag 조건에서의 과도 안정성, 전압 불평형 조건에서의 동작 안정성—은 5장 5.5절에서 본 연구의 4 kW 실험 플랫폼을 대상으로 수행한다.

# 4. 설계 가이드라인
## 4.1 개요


## 4.2 설계 기준

### 4.2.1 허용 전압 편차

### 4.2.2 유효 측정 오차

## 4.3 히스테리시스 임계값 설계

### 4.3.1 설계 원칙

### 4.3.2 $V_L$ 선정 가이드라인

### 4.3.3 $V_H$ 선정 가이드라인

## 4.4 드룹 계수 설계

### 4.4.1 설계 원칙

### 4.4.2 $R_d$ 선정 가이드라인

### 4.4.3 Worst-case 전류 불균형 추정

## 4.5 설계 파라미터 결정 절차 요약

## 4.6 소결

# 5. 시뮬레이션 및 실험 검증

## 5.1 검증 개요

본 장에서는 2장에서 제안한 통신 독립형 모듈식 전력변환 구조와 3장에서 제안한 변조 계수($m_a$) 기반 전류 제어기를 시뮬레이션 및 실제 실험을 통해 검증한다.

검증은 두 단계로 구성된다. 첫 번째 단계(5.2절)는 시뮬레이션 검증으로, 2장의 모듈식 구조(병렬 운전, 이중화 동작)와 3장의 약계통 전류 제어기를 함께 검증한다. 병렬·이중화 동작은 동일 사양 모듈의 복수 하드웨어가 요구되어 현재 실험 플랫폼으로 재현이 불가하므로 시뮬레이션으로 검증 범위를 한정한다. 두 번째 단계(5.4절)는 실험 검증으로, 단일 모듈 하드웨어 환경에서 수행 가능한 히스테리시스 모드 전환 및 3장의 약계통 전류 제어기 검증에 집중한다.

이론적 배경 및 제어 알고리즘의 상세 내용은 각 검증 항목 직전에 간략히 기술하며, 별도의 이론 절을 구성하지 않는다.

---

## 5.2 시뮬레이션 검증

### 5.2.1 시뮬레이션 환경 및 조건

시뮬레이션은 (XXX 환경)에서 수행하였으며, 4장에서 결정된 설계 파라미터를 적용하였다.

(XXX 표: 시뮬레이션 파라미터)

### 5.2.2 병렬 운전 시뮬레이션

**검증 목적:** DC-DC 모듈 2대 병렬 운전 시 드룹 제어에 의한 전류 균등 분담 확인

**시나리오:**
- Boost(방전) 모드: 2대 병렬, 정격 부하 정상 상태에서 두 모듈의 방전 전류 분담
- Buck(충전) 모드: 2대 병렬, DC-AC 운전 중 두 모듈의 충전 전류 분담
- 부하 급변 조건에서의 과도 응답 및 전류 분담 복원

**평가 지표:** 정상 상태 전류 불균형률(%), DC 버스 전압 편차

(XXX 그림: Boost 모드 병렬 운전 — 두 모듈 전류 파형 및 DC 버스 전압)

(XXX 그림: Buck 모드 병렬 운전 — 두 모듈 전류 파형 및 DC 버스 전압)

(XXX 그림: 부하 급변 시 전류 분담 과도 응답)

### 5.2.3 이중화 동작 시뮬레이션

**검증 목적:** 단일 모듈 고장 시 나머지 모듈의 자율적 역할 인수 및 DC 버스 전압 복원 확인

**시나리오:**
- DC-DC 모듈 2대 중 1대 갑작스러운 정지 → 나머지 1대의 Boost 전류 증가 및 전압 복원
- DC-DC 모듈 2대 중 1대 정지 (Buck 충전 중) → 나머지 1대의 충전 전류 자동 인수

**평가 지표:** 고장 발생 시점부터 DC 버스 전압이 허용 범위 내로 재진입하는 복구 시간

(XXX 그림: DC-DC 모듈 고장(방전 중) 이중화 동작 — DC 버스 전압, 각 모듈 전류)

(XXX 그림: DC-DC 모듈 고장(충전 중) 이중화 동작 — DC 버스 전압, 각 모듈 전류)

### 5.2.4 약계통 조건 시뮬레이션 (3장 검증)

**검증 목적:** 제안하는 $m_a$ 기반 전류 제어기의 약계통 대응 효과를 시뮬레이션으로 사전 확인하고, 5.4절 실험 결과와의 비교 기준으로 활용

**시나리오:**
- V-THD (XXX)% 조건: 기존 PI 제어기 vs. 제안 제어기 입력 전류 파형 및 I-THD 비교
- 단상 Voltage Sag 조건: Sag 발생·회복 시 기존 PI vs. 제안 제어기 과도 응답 비교
- 전압 불평형 조건: DC 버스 전압 2ω 리플 진폭 비교

**평가 지표:** I-THD(%), 과도 전류 오버슈트, DC 버스 2ω 리플 진폭

(XXX 그림: V-THD 조건 — 시뮬레이션 제어 전/후 입력 전류 파형 및 FFT)

(XXX 그림: 단상 Sag 조건 — 시뮬레이션 제어 전/후 과도 응답 비교)

(XXX 그림: 전압 불평형 조건 — 시뮬레이션 제어 전/후 DC 버스 전압 리플 비교)

(XXX 표: 약계통 조건별 시뮬레이션 결과 요약 — 제어 전/후 비교)

---

## 5.3 실험 테스트베드

### 5.3.1 테스트베드 구성

(XXX 그림: 실험 테스트베드 전체 사진)

(XXX 그림: 실험 테스트베드 구성도 — 각 모듈 연결 및 계측 포인트)

**표 5.1.** 실험 장비 목록

| 장비 | 사양 | 역할 |
|------|------|------|
| DC 전원·부하 시뮬레이터 | (XXX) | 배터리 모사 |
| AC 전원 시뮬레이터 | (XXX) | 발전기/Shore Power 모사 (V-THD, 단상·2상 Sag, 불평형 생성) |
| 3레벨 DC-DC 컨버터 | 4 kW, 640 VDC | 배터리 충방전 모듈 |
| 3레벨 T-type DC-AC 인버터 | 4 kW, 380 VAC / 640 VDC | AC 정류 모듈 |

### 5.3.2 제어기 구현

(XXX 그림: DSP/FPGA 기반 제어기 보드 사진)

제어 알고리즘은 (XXX) DSP/마이크로컨트롤러에서 구현되었으며, 제어 실행 주기는 (XXX) μs이다.

---

## 5.4 실험 검증

### 5.4.1 히스테리시스 모드 전환 실험

**검증 목적:** DC 버스 전압이 $V_H$, $V_L$ 임계값을 통과할 때 모드 전환이 채터링 없이 명확하게 이루어지는지 확인. 측정 노이즈 환경에서도 오전환이 발생하지 않음을 검증한다.

**실험 조건:** DC 전원·부하 시뮬레이터를 이용하여 DC 버스 전압을 $V_L$ 미만 및 $V_H$ 초과 구간으로 단계적으로 변화시키며 모드 전환 파형 측정

(XXX 그림: DC 버스 전압 및 DC-DC 모듈 동작 모드 전환 실험 파형)

### 5.4.2 V-THD 환경에서의 I-THD 억제 실험

**실험 조건:** AC 전원 시뮬레이터를 이용하여 V-THD (XXX)% 조건 생성

제안하는 변조 계수 기반 전류 제어기 적용 전후 입력 전류 파형 및 I-THD를 측정하여 비교한다. 5.2.4절 시뮬레이션 결과와의 정량적 비교를 통해 시뮬레이션 예측의 타당성도 함께 확인한다.

(XXX 그림: V-THD (XXX)% 조건 — 제어 적용 전 입력 전류 파형 및 FFT)

(XXX 그림: V-THD (XXX)% 조건 — 제어 적용 후 입력 전류 파형 및 FFT)

(XXX 표: V-THD 조건별 I-THD — 시뮬레이션 vs. 실험, 제어 전/후 비교)

### 5.4.3 단상·2상 Voltage Sag 과도 응답 실험

**실험 조건:** AC 전원 시뮬레이터를 이용하여 단상·2상 전압 강하(Sag) 인가

Sag 발생 및 회복 시 제어 적용 전후의 입력 전류 과도 응답을 비교하여 적분기 잔류 성분에 의한 과도 응답 지연 개선 여부를 확인한다.

(XXX 그림: 단상 Sag 발생·회복 시 — 제어 적용 전 입력 전류 및 DC 버스 전압 파형)

(XXX 그림: 단상 Sag 발생·회복 시 — 제어 적용 후 입력 전류 및 DC 버스 전압 파형)

(XXX 그림: 2상 Sag 발생·회복 시 — 제어 적용 전후 입력 전류 및 DC 버스 전압 파형)

### 5.4.4 전압 불평형 조건 실험

**실험 조건:** 3상 입력 전압 불평형률 (XXX)% 인가

제어 적용 전후 DC 버스 전압의 2ω 저주파 리플 진폭을 비교하고, 히스테리시스 모드 전환 안정성에 미치는 영향을 확인한다.

(XXX 그림: 전압 불평형 조건 — 제어 전후 DC 버스 전압 리플 비교)

(XXX 표: 전압 불평형 조건별 DC 버스 2ω 리플 진폭 — 시뮬레이션 vs. 실험, 제어 전/후 비교)

---

## 5.5 소결

본 장에서는 시뮬레이션과 실험을 통해 2장 및 3장에서 제안한 내용을 검증하였다. 시뮬레이션(5.2절)에서는 병렬 전류 분담 및 이중화 동작이 설계 의도대로 이루어짐을 확인하였으며, 약계통 조건에서 제안 제어기가 기존 PI 대비 개선된 응답을 나타냄을 시뮬레이션으로 사전 검증하였다. 실험(5.4절)에서는 단일 모듈 하드웨어 환경에서 히스테리시스 모드 전환의 안정성을 확인하였으며, 약계통 전류 제어기의 V-THD 조건 I-THD 억제, 단상·2상 Sag 조건 과도 응답 개선, 전압 불평형 조건 DC 버스 2ω 리플 저감 효과를 실험 파형으로 검증하였다. 시뮬레이션과 실험의 정량적 비교 결과는 각 절의 표에 정리하였다.

# 6 결론

본 연구에서는 전기추진 선박의 DC 배전 환경에 적용 가능한 통신 독립형 모듈식 전력변환 시스템을 제안하고, 시뮬레이션 및 실험으로 검증하였다.

첫째, DC 버스 전압을 모듈간 인터페이스로 활용하는 통신 독립형 모듈식 전력변환 구조를 제안하였다. 히스테리시스 기반 자율 모드 전환과 드룹 기반 병렬 전류 분담의 결합을 통해 통신 버스 없이 DC-AC 및 DC-DC 모듈의 운전이 달성되며, 단일 고장점 제거 및 Plug-and-Play 모듈 확장이 가능함을 시뮬레이션을 통해 확인하였으며, 상세 결과는 제5장에 제시하였다.

둘째, 약계통 조건(V-THD, 단상·2상 Voltage Sag, 전압 불평형)에 대응하는 변조 계수($m_a$) 기반 전류 제어기를 제안하였다. 적분기 출력을 무차원 변조 계수로 재정의하여 계통 전압 변동으로부터 적분기 응답을 구조적으로 분리함으로써, V-THD 조건에서의 I-THD 억제, 단상·2상 Sag 조건에서의 과도 응답 개선, 전압 불평형 조건에서의 DC 버스 2ω 리플 저감 효과를 시뮬레이션(5.2.4절) 및 실험(5.4절)으로 확인하였으며, 상세 결과는 제5장에 제시하였다.

셋째, 히스테리시스 임계값과 드룹 계수의 체계적 설계 절차를 일반화된 형태로 제시하였다. 이 절차는 시스템 공칭 전압과 허용 편차를 입력으로 결정론적으로 파라미터를 도출하며, 특정 인증 기준에 종속되지 않는 범용 DC 마이크로그리드 설계 가이드라인으로 활용 가능하다.