docs: update Thesis/Master_Thesis260518/Paper1
This commit is contained in:
John Smith
@@ -2,7 +2,7 @@
|
||||
title: Paper1_260518
|
||||
description:
|
||||
published: true
|
||||
date: 2026-05-18T01:50:54.085Z
|
||||
date: 2026-05-18T01:54:04.683Z
|
||||
tags:
|
||||
editor: markdown
|
||||
dateCreated: 2026-05-18T01:23:29.902Z
|
||||
@@ -226,9 +226,9 @@ $v_\text{meas,d}$, $v_\text{meas,q}$는 동기좌표계로 변환된 계통 전
|
||||
# 4. 설계 가이드라인
|
||||
## 4.1 개요
|
||||
|
||||
2장에서 제안한 통신 독립형 모듈식 전력변환 구조는 히스테리시스 임계값($V_H$, $V_L$)과 드룹 계수($R_d$)라는 두 종류의 설계 파라미터에 의해 동작 특성이 결정된다. 이 파라미터들은 서로 독립적으로 결정되지 않으며, DC 링크 전압 허용 범위, 측정 오차, 정격 전류 등의 물리적 제약 조건으로부터 결정론적으로 도출될 수 있다.
|
||||
2장에서 제안한 통신 독립형 모듈식 전력변환 구조는 히스테리시스 임계값($V_H$, $V_L$)과 드룹 계수($R_d$)라는 두 종류의 설계 파라미터에 의해 동작 특성이 결정된다. 이 파라미터들은 서로 독립적으로 결정되지 않으며, DC 버스 전압 허용 범위, 측정 오차, 정격 전류 등의 물리적 제약 조건으로부터 결정론적으로 도출될 수 있다.
|
||||
|
||||
본 장에서는 이 두 파라미터를 체계적으로 결정하기 위한 설계 절차와 가이드라인을 제시한다. 구체적인 수치 설계는 시스템의 공칭 DC 링크 전압($V_\text{nom}$), 허용 전압 편차($\Delta V_\text{allow}$), 정격 전류($I_\text{rated}$), 측정 오차($\Delta V_\text{eff}$)를 입력으로 하며, 이로부터 각 파라미터의 허용 범위와 권장 선정 기준이 도출된다.
|
||||
본 장에서는 이 두 파라미터를 체계적으로 결정하기 위한 설계 절차와 가이드라인을 제시한다. 구체적인 수치 설계는 시스템의 공칭 DC 버스 전압($V_\text{nom}$), 허용 전압 편차($\Delta V_\text{allow}$), 정격 전류($I_\text{rated}$), 측정 오차($\Delta V_\text{eff}$)를 입력으로 하며, 이로부터 각 파라미터의 허용 범위와 권장 선정 기준이 도출된다.
|
||||
|
||||
---
|
||||
|
||||
@@ -236,7 +236,7 @@ $v_\text{meas,d}$, $v_\text{meas,q}$는 동기좌표계로 변환된 계통 전
|
||||
|
||||
### 4.2.1 허용 전압 편차
|
||||
|
||||
히스테리시스 임계값과 드룹 계수의 설계 범위는 공통적으로 DC 링크 전압의 허용 편차 $\Delta V_\text{allow}$에 의해 상한이 결정된다. 이 허용 편차는 시스템이 적용되는 인증 기준 또는 운용 요건에 따라 결정된다. 예를 들어 한국선급(KRS) 선급 및 강선규칙 제6편 표 6.1.2(b)는 직류 배전계통의 정상상태 전압 허용 한계를 공칭 전압 대비 $\pm 10\,\%$로 규정한다 [1].
|
||||
히스테리시스 임계값과 드룹 계수의 설계 범위는 공통적으로 DC 버스 전압의 허용 편차 $\Delta V_\text{allow}$에 의해 상한이 결정된다. 이 허용 편차는 시스템이 적용되는 인증 기준 또는 운용 요건에 따라 결정된다. 예를 들어 한국선급(KRS) 선급 및 강선규칙 제6편 표 6.1.2(b)는 직류 배전계통의 정상상태 전압 허용 한계를 공칭 전압 대비 $\pm 10\,\%$로 규정한다 [1].
|
||||
|
||||
$$\Delta V_\text{allow} = \alpha \cdot V_\text{nom} \quad (\text{예: } \alpha = 0.1 \text{ for KRS } \pm10\%)$$
|
||||
|
||||
@@ -248,7 +248,7 @@ $$\Delta V_\text{allow} = \alpha \cdot V_\text{nom} \quad (\text{예: } \alpha =
|
||||
|
||||
$$\Delta V_\text{eff} = \frac{\Delta V_\text{ripple,max}}{\sqrt{1+\left(f_\text{ripple}/f_c\right)^4}}$$
|
||||
|
||||
여기서 $\Delta V_\text{ripple,max}$는 worst-case 리플 진폭, $f_\text{ripple}$은 DC 링크 전압 리플의 기본 주파수, $f_c$는 LPF 차단 주파수이다. 3레벨 NPC 토폴로지의 경우, 위상 레그별 스위칭의 인터리빙(Interleaving)으로 인해 DC 링크 측 리플 기본 주파수는 스위칭 주파수의 2배가 된다 ($f_\text{ripple} = 2f_\text{sw}$). 이 점은 2레벨 컨버터($f_\text{ripple} = f_\text{sw}$)와의 핵심 차이로, $\Delta V_\text{eff}$ 계산 시 반드시 반영해야 한다.
|
||||
여기서 $\Delta V_\text{ripple,max}$는 worst-case 리플 진폭, $f_\text{ripple}$은 DC 버스 전압 리플의 기본 주파수, $f_c$는 LPF 차단 주파수이다. 3레벨 NPC 토폴로지의 경우, 위상 레그별 스위칭의 인터리빙(Interleaving)으로 인해 DC 버스 측 리플 기본 주파수는 스위칭 주파수의 2배가 된다 ($f_\text{ripple} = 2f_\text{sw}$). 이 점은 2레벨 컨버터($f_\text{ripple} = f_\text{sw}$)와의 핵심 차이로, $\Delta V_\text{eff}$ 계산 시 반드시 반영해야 한다.
|
||||
|
||||
$\Delta V_\text{allow} > \Delta V_\text{eff}$ 조건이 만족되어야 설계가 유효하다. 이 조건이 성립하지 않는 경우, LPF 차단 주파수를 낮추거나 스위칭 리플 저감 대책을 강구해야 한다.
|
||||
|
||||
@@ -266,7 +266,7 @@ DC-DC 모듈의 히스테리시스 임계값 $V_H$ (Buck 진입 임계)와 $V_L$
|
||||
$$V_\text{nom} - V_L > \Delta V_\text{eff}, \quad V_H - V_\text{nom} > \Delta V_\text{eff}$$
|
||||
|
||||
**조건 2 — 허용 범위 내 동작:**
|
||||
임계값이 DC 링크 전압 허용 범위 이내에 위치해야 한다.
|
||||
임계값이 DC 버스 전압 허용 범위 이내에 위치해야 한다.
|
||||
|
||||
$$V_\text{nom} - \Delta V_\text{allow} \leq V_L < V_\text{nom} < V_H \leq V_\text{nom} + \Delta V_\text{allow}$$
|
||||
|
||||
@@ -291,13 +291,13 @@ $V_H$는 두 경계 조건을 동시에 만족해야 한다. 하한은 $V_\text{
|
||||
|
||||
$$V_\text{nom} + \Delta V_\text{eff} < V_H < V_\text{ref,AC} - \Delta V_\text{eff}$$
|
||||
|
||||
여기서 $V_\text{ref,AC}$는 DC-AC 모듈의 DC 링크 전압 기준값이다. 허용 범위 $(V_\text{nom} + \Delta V_\text{eff},\ V_\text{ref,AC} - \Delta V_\text{eff})$의 중간값을 권장 선정값으로 한다.
|
||||
여기서 $V_\text{ref,AC}$는 DC-AC 모듈의 DC 버스 전압 기준값이다. 허용 범위 $(V_\text{nom} + \Delta V_\text{eff},\ V_\text{ref,AC} - \Delta V_\text{eff})$의 중간값을 권장 선정값으로 한다.
|
||||
|
||||
$$V_H^\text{권장} = \frac{V_\text{nom} + V_\text{ref,AC}}{2}$$
|
||||
|
||||
위 범위가 유효하려면 $V_\text{ref,AC} > V_\text{nom} + 2\,\Delta V_\text{eff}$ 조건이 성립해야 한다. 이 조건은 $V_\text{ref,AC}$ 선정 시 확인한다.
|
||||
|
||||
**설계 전제 조건:** 위 $V_H$ 설계는 DC-AC 모듈이 정상 운전 중 $V_\text{ref,AC}$를 안정적으로 유지할 수 있음을 전제로 한다. 약계통 조건에서 DC-AC의 전류 제어 성능이 저하될 경우 DC 링크 전압 유지 능력이 제한될 수 있으며, 이에 대한 대응은 3장에서 제안한 변조 계수 기반 전류 제어기를 통해 이루어진다.
|
||||
**설계 전제 조건:** 위 $V_H$ 설계는 DC-AC 모듈이 정상 운전 중 $V_\text{ref,AC}$를 안정적으로 유지할 수 있음을 전제로 한다. 약계통 조건에서 DC-AC의 전류 제어 성능이 저하될 경우 DC 버스 전압 유지 능력이 제한될 수 있으며, 이에 대한 대응은 3장에서 제안한 변조 계수 기반 전류 제어기를 통해 이루어진다.
|
||||
|
||||
---
|
||||
|
||||
@@ -350,7 +350,7 @@ $$\Delta I_\text{max} = \frac{2\,\Delta V_\text{eff}}{R_d}$$
|
||||
1. **입력 값 확정:** $V_\text{nom}$, $\Delta V_\text{allow}$, $I_\text{rated}$, $f_\text{sw}$, $f_c$
|
||||
2. **$\Delta V_\text{eff}$ 계산:** LPF 특성으로부터 유효 측정 오차 산출
|
||||
3. **유효성 검증:** $\Delta V_\text{allow} > \Delta V_\text{eff}$ 확인
|
||||
4. **$V_\text{ref,AC}$ 선정:** DC-AC 모듈 DC 링크 전압 고정 기준값 설정, $V_\text{ref,AC} > V_\text{nom} + 2\,\Delta V_\text{eff}$ 확인
|
||||
4. **$V_\text{ref,AC}$ 선정:** DC-AC 모듈 DC 버스 전압 고정 기준값 설정, $V_\text{ref,AC} > V_\text{nom} + 2\,\Delta V_\text{eff}$ 확인
|
||||
5. **$V_H$ 허용 범위 결정 및 선정:** $(V_\text{nom} + \Delta V_\text{eff},\ V_\text{ref,AC} - \Delta V_\text{eff})$ 내에서 선정
|
||||
6. **$V_L$ 허용 범위 결정 및 선정:** $[V_\text{nom} - \Delta V_\text{allow},\ V_\text{nom} - \Delta V_\text{eff})$ 내에서 선정
|
||||
7. **$R_d$ 허용 범위 결정 및 선정 (DC-DC 모듈):** $[2\Delta V_\text{eff}/I_\text{rated},\ \min(\Delta V_\text{allow}/I_\text{rated},\ \{(V_\text{ref,AC}-V_\text{nom})-2\Delta V_\text{eff}\}/I_\text{rated})]$ 내에서 선정
|
||||
@@ -366,13 +366,13 @@ $$\Delta I_\text{max} = \frac{2\,\Delta V_\text{eff}}{R_d}$$
|
||||
|
||||
### 4.6.1 실험 시스템 구성
|
||||
|
||||
본 연구에서는 전기추진 선박의 DC 배전 시스템을 모사한 실험 플랫폼을 구축하였다. DC 전원·부하 시뮬레이터와 380 VAC 전원·부하 시뮬레이터를 양 단에 배치하고, 공유 DC 링크를 중심으로 양방향 3레벨 DC-DC 컨버터 및 DC-AC 인버터를 연동하여 구성하였다.
|
||||
본 연구에서는 전기추진 선박의 DC 배전 시스템을 모사한 실험 플랫폼을 구축하였다. DC 전원·부하 시뮬레이터와 380 VAC 전원·부하 시뮬레이터를 양 단에 배치하고, 공유 DC 버스를 중심으로 양방향 3레벨 DC-DC 컨버터 및 DC-AC 인버터를 연동하여 구성하였다.
|
||||
|
||||
(XXX 그림: 실험 플랫폼 전체 구성도)
|
||||
|
||||
### 4.6.2 3레벨 NPC DC-DC 컨버터
|
||||
|
||||
DC-DC 컨버터는 3레벨 NPC(Neutral Point Clamped) Half-bridge 토폴로지를 기반으로 한 양방향 컨버터이다. 3레벨 NPC 토폴로지는 스위치에 인가되는 전압 스트레스를 DC 링크 전압의 절반으로 줄이고, 2레벨 컨버터 대비 낮은 전압 리플과 전류 고조파를 달성한다 [2]. 또한 위상 레그의 인터리빙 특성으로 인해 DC 링크 측 전압 리플 기본 주파수는 $2f_\text{sw} = 20\,\text{kHz}$가 되며, 이는 4.2.2절 $\Delta V_\text{eff}$ 계산에 반영된다.
|
||||
DC-DC 컨버터는 3레벨 NPC(Neutral Point Clamped) Half-bridge 토폴로지를 기반으로 한 양방향 컨버터이다. 3레벨 NPC 토폴로지는 스위치에 인가되는 전압 스트레스를 DC 버스 전압의 절반으로 줄이고, 2레벨 컨버터 대비 낮은 전압 리플과 전류 고조파를 달성한다 [2]. 또한 위상 레그의 인터리빙 특성으로 인해 DC 버스 측 전압 리플 기본 주파수는 $2f_\text{sw} = 20\,\text{kHz}$가 되며, 이는 4.2.2절 $\Delta V_\text{eff}$ 계산에 반영된다.
|
||||
|
||||
(XXX 그림: 3레벨 NPC DC-DC 컨버터 회로도)
|
||||
|
||||
@@ -383,7 +383,7 @@ DC-DC 컨버터는 3레벨 NPC(Neutral Point Clamped) Half-bridge 토폴로지
|
||||
| 토폴로지 | NPC Half-bridge |
|
||||
| 정격 전력 | 4 kW |
|
||||
| 저압단 전압 | 500 VDC |
|
||||
| DC 링크 전압 ($V_\text{nom}$) | 640 VDC |
|
||||
| DC 버스 전압 ($V_\text{nom}$) | 640 VDC |
|
||||
| 스위칭 주파수 ($f_\text{sw}$) | 10 kHz |
|
||||
| 인덕터 | 1 mH (전류 리플 및 동특성 요건 기반 선정) |
|
||||
| 스위칭 소자 | Infineon BSM100GB60DLC (600 V Si IGBT) |
|
||||
@@ -391,7 +391,7 @@ DC-DC 컨버터는 3레벨 NPC(Neutral Point Clamped) Half-bridge 토폴로지
|
||||
|
||||
### 4.6.3 T-type 3레벨 DC-AC 인버터
|
||||
|
||||
DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-type NPC는 클램핑 다이오드 없이 각 레그의 중성점을 양방향 스위치로 DC 링크 중성점에 직접 연결하는 구조로, 부품 수를 줄이고 중간 스위칭 주파수 영역(6~30 kHz)에서 다이오드 클램핑 NPC 대비 낮은 손실을 나타낸다 [3].
|
||||
DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-type NPC는 클램핑 다이오드 없이 각 레그의 중성점을 양방향 스위치로 DC 버스 중성점에 직접 연결하는 구조로, 부품 수를 줄이고 중간 스위칭 주파수 영역(6~30 kHz)에서 다이오드 클램핑 NPC 대비 낮은 손실을 나타낸다 [3].
|
||||
|
||||
(XXX 그림: T-type 3레벨 DC-AC 인버터 회로도)
|
||||
|
||||
@@ -403,7 +403,7 @@ DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-typ
|
||||
| 정격 전력 | 4 kW |
|
||||
| AC 입력 전압 | 380 VAC (Line-to-Line, RMS) |
|
||||
| AC 주파수 | 60 Hz |
|
||||
| DC 링크 전압 ($V_\text{nom}$) | 640 VDC |
|
||||
| DC 버스 전압 ($V_\text{nom}$) | 640 VDC |
|
||||
| 스위칭 주파수 ($f_\text{sw}$) | 10 kHz |
|
||||
| 필터 인덕터 | 4 mH |
|
||||
| 필터 커패시터 | 6.8 μF (Y결선, 전압 THD 및 전류 리플 요건 기반 선정) |
|
||||
@@ -442,9 +442,9 @@ DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-typ
|
||||
|
||||
본 장에서는 2장에서 제안한 통신 독립형 모듈식 전력변환 구조와 3장에서 제안한 변조 계수($m_a$) 기반 전류 제어기를 시뮬레이션 및 실제 실험을 통해 검증한다.
|
||||
|
||||
검증은 다음 순서로 진행된다. 먼저 시뮬레이션을 통해 모듈식 병렬 운전 및 이중화 동작을 확인하고, 이어서 실험 테스트베드에서 동일 조건을 재현하여 실험 파형으로 검증한다. 3장의 전류 제어 전략은 약계통 조건을 인위적으로 생성한 후 제어 적용 전후를 비교하는 방식으로 검증한다.
|
||||
검증은 두 단계로 구성된다. 첫 번째 단계(5.2절)는 시뮬레이션 검증으로, 2장의 모듈식 구조(병렬 운전, 이중화 동작)와 3장의 약계통 전류 제어기를 함께 검증한다. 병렬·이중화 동작은 동일 사양 모듈의 복수 하드웨어가 요구되어 현재 실험 플랫폼으로 재현이 불가하므로 시뮬레이션으로 검증 범위를 한정한다. 두 번째 단계(5.4절)는 실험 검증으로, 단일 모듈 하드웨어 환경에서 수행 가능한 히스테리시스 모드 전환 및 3장의 약계통 전류 제어기 검증에 집중한다.
|
||||
|
||||
이론적 배경 및 제어 알고리즘의 상세 내용은 각 실험 항목 직전에 간략히 기술하며, 별도의 이론 절을 구성하지 않는다.
|
||||
이론적 배경 및 제어 알고리즘의 상세 내용은 각 검증 항목 직전에 간략히 기술하며, 별도의 이론 절을 구성하지 않는다.
|
||||
|
||||
---
|
||||
|
||||
@@ -487,6 +487,25 @@ DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-typ
|
||||
|
||||
(XXX 그림: DC-DC 모듈 고장(충전 중) 이중화 동작 — DC 버스 전압, 각 모듈 전류)
|
||||
|
||||
### 5.2.4 약계통 조건 시뮬레이션 (3장 검증)
|
||||
|
||||
**검증 목적:** 제안하는 $m_a$ 기반 전류 제어기의 약계통 대응 효과를 시뮬레이션으로 사전 확인하고, 5.4절 실험 결과와의 비교 기준으로 활용
|
||||
|
||||
**시나리오:**
|
||||
- V-THD (XXX)% 조건: 기존 PI 제어기 vs. 제안 제어기 입력 전류 파형 및 I-THD 비교
|
||||
- 단상 Voltage Sag 조건: Sag 발생·회복 시 기존 PI vs. 제안 제어기 과도 응답 비교
|
||||
- 전압 불평형 조건: DC 버스 전압 2ω 리플 진폭 비교
|
||||
|
||||
**평가 지표:** I-THD(%), 과도 전류 오버슈트, DC 버스 2ω 리플 진폭
|
||||
|
||||
(XXX 그림: V-THD 조건 — 시뮬레이션 제어 전/후 입력 전류 파형 및 FFT)
|
||||
|
||||
(XXX 그림: 단상 Sag 조건 — 시뮬레이션 제어 전/후 과도 응답 비교)
|
||||
|
||||
(XXX 그림: 전압 불평형 조건 — 시뮬레이션 제어 전/후 DC 버스 전압 리플 비교)
|
||||
|
||||
(XXX 표: 약계통 조건별 시뮬레이션 결과 요약 — 제어 전/후 비교)
|
||||
|
||||
---
|
||||
|
||||
## 5.3 실험 테스트베드
|
||||
@@ -514,57 +533,29 @@ DC-AC 인버터는 T-type 3레벨 NPC 토폴로지를 기반으로 한다. T-typ
|
||||
|
||||
---
|
||||
|
||||
## 5.4 실험 검증: 모듈식 구조 (2장 검증)
|
||||
## 5.4 실험 검증
|
||||
|
||||
### 5.4.1 히스테리시스 모드 전환 실험
|
||||
|
||||
DC 버스 전압이 $V_H$, $V_L$ 임계값을 통과할 때 모드 전환이 채터링 없이 명확하게 이루어지는지 확인한다. 측정 노이즈 환경에서도 오전환이 발생하지 않음을 검증한다.
|
||||
**검증 목적:** DC 버스 전압이 $V_H$, $V_L$ 임계값을 통과할 때 모드 전환이 채터링 없이 명확하게 이루어지는지 확인. 측정 노이즈 환경에서도 오전환이 발생하지 않음을 검증한다.
|
||||
|
||||
**실험 조건:** DC 전원·부하 시뮬레이터를 이용하여 DC 버스 전압을 $V_L$ 미만 및 $V_H$ 초과 구간으로 단계적으로 변화시키며 모드 전환 파형 측정
|
||||
|
||||
(XXX 그림: DC 버스 전압 및 DC-DC 모듈 동작 모드 전환 실험 파형)
|
||||
|
||||
### 5.4.2 병렬 운전 실험
|
||||
|
||||
DC-DC 모듈 2대 병렬 운전에서 드룹 기반 전류 균등 분담을 실험으로 확인한다.
|
||||
|
||||
(XXX 그림: Boost 모드 2대 병렬 — 실험 전류 파형 및 DC 버스 전압)
|
||||
|
||||
(XXX 그림: Buck 모드 2대 병렬 — 실험 전류 파형 및 DC 버스 전압)
|
||||
|
||||
(XXX 표: 시뮬레이션 vs. 실험 전류 불균형률 비교)
|
||||
|
||||
### 5.4.3 이중화 동작 실험
|
||||
|
||||
단일 모듈 고장 시 나머지 모듈의 자율적 역할 인수를 실험으로 확인한다. 5.2.3절 시뮬레이션과 동일한 두 시나리오를 실험으로 재현한다.
|
||||
|
||||
**시나리오 1 — DC-DC 모듈 고장 (방전 중):**
|
||||
Boost 모드로 병렬 운전 중인 DC-DC 모듈 2대 중 1대를 강제 정지시켜, 나머지 1대가 DC 버스 전압 강하를 감지하고 방전 전류를 자동으로 증가시켜 전압을 복원하는 과정을 확인한다.
|
||||
|
||||
(XXX 그림: DC-DC 모듈 고장(방전 중) 이중화 실험 — DC 버스 전압, 각 모듈 전류)
|
||||
|
||||
**시나리오 2 — DC-DC 모듈 고장 (충전 중):**
|
||||
Buck 모드로 병렬 충전 중인 DC-DC 모듈 2대 중 1대를 강제 정지시켜, DC-AC 모듈이 DC 버스 전압을 유지하는 가운데 나머지 1대가 충전 전류를 자동으로 인수하여 충전 연속성을 유지하는 과정을 확인한다.
|
||||
|
||||
(XXX 그림: DC-DC 모듈 고장(충전 중) 이중화 실험 — DC 버스 전압, 각 모듈 전류)
|
||||
|
||||
(XXX 표: 고장 발생 후 DC 버스 전압 복구 시간 — 시나리오 1·2 시뮬레이션 vs. 실험 비교)
|
||||
|
||||
---
|
||||
|
||||
## 5.5 실험 검증: 약계통 전류 제어 (3장 검증)
|
||||
|
||||
### 5.5.1 V-THD 환경에서의 I-THD 억제 실험
|
||||
### 5.4.2 V-THD 환경에서의 I-THD 억제 실험
|
||||
|
||||
**실험 조건:** AC 전원 시뮬레이터를 이용하여 V-THD (XXX)% 조건 생성
|
||||
|
||||
제안하는 변조 계수 기반 전류 제어기 적용 전후 입력 전류 파형 및 I-THD를 측정하여 비교한다.
|
||||
제안하는 변조 계수 기반 전류 제어기 적용 전후 입력 전류 파형 및 I-THD를 측정하여 비교한다. 5.2.4절 시뮬레이션 결과와의 정량적 비교를 통해 시뮬레이션 예측의 타당성도 함께 확인한다.
|
||||
|
||||
(XXX 그림: V-THD (XXX)% 조건 — 제어 적용 전 입력 전류 파형 및 FFT)
|
||||
|
||||
(XXX 그림: V-THD (XXX)% 조건 — 제어 적용 후 입력 전류 파형 및 FFT)
|
||||
|
||||
(XXX 표: V-THD 조건별 I-THD 측정값 — 제어 전/후 비교)
|
||||
(XXX 표: V-THD 조건별 I-THD — 시뮬레이션 vs. 실험, 제어 전/후 비교)
|
||||
|
||||
### 5.5.2 단상·2상 Voltage Sag 과도 응답 실험
|
||||
### 5.4.3 단상·2상 Voltage Sag 과도 응답 실험
|
||||
|
||||
**실험 조건:** AC 전원 시뮬레이터를 이용하여 단상·2상 전압 강하(Sag) 인가
|
||||
|
||||
@@ -574,7 +565,9 @@ Sag 발생 및 회복 시 제어 적용 전후의 입력 전류 과도 응답을
|
||||
|
||||
(XXX 그림: 단상 Sag 발생·회복 시 — 제어 적용 후 입력 전류 및 DC 버스 전압 파형)
|
||||
|
||||
### 5.5.3 전압 불평형 조건 실험
|
||||
(XXX 그림: 2상 Sag 발생·회복 시 — 제어 적용 전후 입력 전류 및 DC 버스 전압 파형)
|
||||
|
||||
### 5.4.4 전압 불평형 조건 실험
|
||||
|
||||
**실험 조건:** 3상 입력 전압 불평형률 (XXX)% 인가
|
||||
|
||||
@@ -582,13 +575,13 @@ Sag 발생 및 회복 시 제어 적용 전후의 입력 전류 과도 응답을
|
||||
|
||||
(XXX 그림: 전압 불평형 조건 — 제어 전후 DC 버스 전압 리플 비교)
|
||||
|
||||
(XXX 표: 전압 불평형 조건별 DC 버스 2ω 리플 진폭 — 제어 전/후 비교)
|
||||
(XXX 표: 전압 불평형 조건별 DC 버스 2ω 리플 진폭 — 시뮬레이션 vs. 실험, 제어 전/후 비교)
|
||||
|
||||
---
|
||||
|
||||
## 5.6 소결
|
||||
## 5.5 소결
|
||||
|
||||
본 장에서는 시뮬레이션과 실험을 통해 2장 및 3장에서 제안한 내용을 검증하였다. 시뮬레이션에서는 병렬 전류 분담 및 이중화 동작이 설계 의도대로 이루어짐을 확인하였으며, 실험에서는 실제 하드웨어 환경에서 동일한 동작이 재현됨을 파형으로 검증하였다. 약계통 조건에서의 변조 계수($m_a$) 기반 전류 제어기는 V-THD 조건에서의 I-THD 억제, 단상·2상 Sag 조건에서의 과도 응답 개선, 전압 불평형 조건에서의 DC 버스 2ω 리플 저감에서 기존 PI 제어기 대비 개선을 나타내었으며, 상세 비교 결과는 각 절의 표에 정리하였다.
|
||||
본 장에서는 시뮬레이션과 실험을 통해 2장 및 3장에서 제안한 내용을 검증하였다. 시뮬레이션(5.2절)에서는 병렬 전류 분담 및 이중화 동작이 설계 의도대로 이루어짐을 확인하였으며, 약계통 조건에서 제안 제어기가 기존 PI 대비 개선된 응답을 나타냄을 시뮬레이션으로 사전 검증하였다. 실험(5.4절)에서는 단일 모듈 하드웨어 환경에서 히스테리시스 모드 전환의 안정성을 확인하였으며, 약계통 전류 제어기의 V-THD 조건 I-THD 억제, 단상·2상 Sag 조건 과도 응답 개선, 전압 불평형 조건 DC 버스 2ω 리플 저감 효과를 실험 파형으로 검증하였다. 시뮬레이션과 실험의 정량적 비교 결과는 각 절의 표에 정리하였다.
|
||||
|
||||
# 6 결론
|
||||
|
||||
@@ -596,6 +589,6 @@ Sag 발생 및 회복 시 제어 적용 전후의 입력 전류 과도 응답을
|
||||
|
||||
첫째, DC 버스 전압을 모듈간 인터페이스로 활용하는 통신 독립형 모듈식 전력변환 구조를 제안하였다. 히스테리시스 기반 자율 모드 전환과 드룹 기반 병렬 전류 분담의 결합을 통해 통신 버스 없이 DC-AC 및 DC-DC 모듈의 운전이 달성되며, 단일 고장점 제거 및 Plug-and-Play 모듈 확장이 가능함을 시뮬레이션을 통해 확인하였으며, 상세 결과는 제5장에 제시하였다.
|
||||
|
||||
둘째, 약계통 조건(V-THD, 단상·2상 Voltage Sag, 전압 불평형)에 대응하는 변조 계수($m_a$) 기반 전류 제어기를 제안하였다. 적분기 출력을 무차원 변조 계수로 재정의하여 계통 전압 변동으로부터 적분기 응답을 구조적으로 분리함으로써, V-THD 조건에서의 I-THD 억제, 단상·2상 Sag 조건에서의 과도 응답 개선, 전압 불평형 조건에서의 DC 버스 2ω 리플 저감 효과를 시뮬레이션 및 실험을 통해 확인하였으며, 상세 결과는 제5장에 제시하였다.
|
||||
둘째, 약계통 조건(V-THD, 단상·2상 Voltage Sag, 전압 불평형)에 대응하는 변조 계수($m_a$) 기반 전류 제어기를 제안하였다. 적분기 출력을 무차원 변조 계수로 재정의하여 계통 전압 변동으로부터 적분기 응답을 구조적으로 분리함으로써, V-THD 조건에서의 I-THD 억제, 단상·2상 Sag 조건에서의 과도 응답 개선, 전압 불평형 조건에서의 DC 버스 2ω 리플 저감 효과를 시뮬레이션(5.2.4절) 및 실험(5.4절)으로 확인하였으며, 상세 결과는 제5장에 제시하였다.
|
||||
|
||||
셋째, 히스테리시스 임계값과 드룹 계수의 체계적 설계 절차를 일반화된 형태로 제시하였다. 이 절차는 시스템 공칭 전압과 허용 편차를 입력으로 결정론적으로 파라미터를 도출하며, 특정 인증 기준에 종속되지 않는 범용 DC 마이크로그리드 설계 가이드라인으로 활용 가능하다.
|
||||
Reference in New Issue
Block a user