docs: update Thesis/Master_Thesis/260512/chapter2

Thesis/Master_Thesis/260512/chapter2.md

@@ -2,7 +2,7 @@
 title: Chapter 2
 description: 
 published: true
-date: 2026-05-13T18:13:06.135Z
+date: 2026-05-13T23:18:13.780Z
 tags: 
 editor: markdown
 dateCreated: 2026-05-12T08:58:49.397Z
@@ -68,17 +68,7 @@ $$
 \Delta V_\text{allow} > \Delta V_\text{eff}
 $$
 
-히스테리시스 밴드와 동일한 기준을 드룹 전압 강하에도 적용한다. 측정 오차에 묻히지 않을 최솟값과 선급 허용 편차를 초과하지 않을 최댓값을 다음과 같이 정의한다.
+이상에서 도출한 $V_{\text{hyst,min}}$, $V_{\text{hyst,max}}$는 2.3절에서 실제 설계값의 허용 범위로 사용된다. $k$의 결정은 4장의 실험 시스템 측정 환경을 기준으로 확정한다.
-
-$$
-\Delta V_{\text{droop,min}} = \Delta V_{\text{eff}}
-$$
-
-$$
-\Delta V_{\text{droop,max}} = \Delta V_{\text{allow}} - \Delta V_{\text{eff}}
-$$
-
-이상에서 도출한 $V_{\text{hyst,min}}$, $V_{\text{hyst,max}}$, $\Delta V_{\text{droop,min}}$, $\Delta V_{\text{droop,max}}$는 2.3절과 2.4절에서 실제 설계값의 허용 범위로 사용된다. $k$의 결정은 4장의 실험 시스템 측정 환경을 기준으로 확정한다.
 
 ------------------------------------------------------------------------
 
@@ -130,7 +120,7 @@ $$V_{\text{ref,AC}} > V_{\text{nom}} + \Delta V_{\text{droop}} + 2\,\Delta V_{\t
 
 $$V_{\text{nom}} + \Delta V_{\text{droop}} + 2\,\Delta V_{\text{eff}} < V_{\text{ref,AC}} \leq V_{\text{hyst,max}}$$
 
-이 조건이 만족되면 $V_{\text{hyst,}H}$도 자동으로 KRS 범위를 준수한다. 복수의 DC-DC 모듈이 병렬로 Buck 동작할 경우에도 드룹 제어에 의해 충전 전류가 균등 분담되며, 이때의 드룹 전압 상승이 허용 상한을 침범하지 않는 조건은 2.4절에서 함께 확인한다.
+이 조건이 만족되면 $V_{\text{hyst,}H}$도 자동으로 KRS 범위를 준수한다. 복수의 DC-DC 모듈이 병렬로 Buck 동작할 경우에도 드룹 제어에 의해 충전 전류가 균등 분담되며, 이때의 드룹 전압 강압이 허용치를 침범하지 않는 조건은 2.4절에서 함께 확인한다.
 
 ------------------------------------------------------------------------
 
@@ -146,24 +136,19 @@ $$V_{\text{ref},i} = V_{\text{nom}} - R_{d,i} \times I_{o,i}$$
 
 드룹 계수 설계는 전압 유지 성능과 전류 분담 균등성 사이의 트레이드오프를 수반한다. $R_d$가 크면 분담 균등성은 향상되지만 정상상태 전압 강하 $\Delta V_{\text{droop}} = R_d \times I_{\text{rated}}$가 증가하며, $R_d$가 작으면 전압 강하는 억제되지만 측정 오차에 의한 전류 불균형에 민감해진다.
 
-측정 오차로 인해 각 측정 기준점 간의 불확실성 구간에 침범이 발생하지 않게 하기 위한 드룹 전압 강하 최소값 $V_{\text{droop,min}}$ 은 다음과 같이 정의된다.
+병렬 운전 중 모듈 $i$와 모듈 $j$의 측정 오차가 각각 $+\Delta V_{\text{eff}}$, $-\Delta V_{\text{eff}}$로 동시에 발생하는 worst-case를 고려하면, 두 모듈이 인식하는 DC 버스 전압 차이는 최대 $2\,\Delta V_{\text{eff}}$에 달한다. 드룹 신호 $\Delta V_{\text{droop}}$가 이 불확실성보다 작으면 전류 불균형이 드룹 제어에 의한 것인지 측정 오차에 의한 것인지 구별할 수 없으므로, 드룹 전압 강하의 최소값은 다음과 같이 정의된다.
 
-$$
+$$\Delta V_{\text{droop,min}} = 2\,\Delta V_{\text{eff}}$$
-V_{\text{droop,min}} = 2\,\Delta V_\text{eff}
-$$
 
-드롭 전압 강하의 최대값 $\Delta V_{\text{droop,max}}$은 다음과 같이 정의된다.
+한편, 정격 부하 시 드룹 전압 강하가 $(V_{\text{ref,AC}} - V_{\text{nom}}) - 2\,\Delta V_{\text{eff}}$를 초과하면 DC-AC 버스 전압이 $V_{\text{nom}} + 2\,\Delta V_{\text{eff}}$ 이하로 내려가 $V_{\text{hyst,}H}$와의 구분이 불명확해진다. 따라서 드룹 전압 강하의 최대값은 다음과 같이 정의된다.
 
 $$\Delta V_{\text{droop,max}} = (V_{\text{ref,AC}} - V_{\text{nom}}) - 2\,\Delta V_{\text{eff}}$$
 
-
+이를 정격 전류 $I_{\text{rated}}$로 나누어 $R_d$의 허용 범위를 결정한다.
-상기 도출된 $\Delta V_{\text{droop,min}}$과 $\Delta V_{\text{droop,max}}$ 조건을 만족하는 드룹 계수 $R_d$의 설계 가용 범위는 다음과 같이 요약된다.
-$$ \frac{2\,\Delta V_{\text{eff}}}{I_{\text{rated}}} \leq R_d \leq \frac{(V_{\text{ref,AC}} - V_{\text{nom}}) - 2\,\Delta V_{\text{eff}}}{I_{\text{rated}}} $$
-이 트레이드오프를 정량화하면, 2.2.2절에서 정의한 $\Delta V_{\text{droop,min}}$, $\Delta V_{\text{droop,max}}$를 정격 전류 $I_{\text{rated}}$로 나누어 $R_d$의 허용 범위를 결정한다.
 
 $$\frac{\Delta V_{\text{droop,min}}}{I_{\text{rated}}} \leq R_d \leq \frac{\Delta V_{\text{droop,max}}}{I_{\text{rated}}}$$
 
-$R_d$가 확정되면 $\Delta V_{\text{droop}} = R_d \times I_{\text{rated}}$가 결정되므로, 2.3.3절의 $V_{\text{hyst,}H}$ 수식에 대입하여 최종값을 확정한다. $V_{\text{hyst,}L}$은 $\Delta V_{\text{droop}}$와 무관하게 2.3.2절의 조건만으로 독립적으로 설정된다. DC-AC 드룹에 의해 DC 버스 전압이 $V_{\text{hyst,}L}$ 이하로 강하하는 경우는 DC-DC 컨버터의 Boost 진입 트리거이므로, $V_{\text{hyst,}L}$이 드룹 전압 강하를 수용해야 한다는 제약은 부과하지 않는다.
+$R_d$가 확정되면 $\Delta V_{\text{droop}} = R_d \times I_{\text{rated}}$가 결정되므로, 2.3.3절의 $V_{\text{hyst,}H}$ 수식에 대입하여 최종값을 확정한다. $V_{\text{hyst,}L}$은 $\Delta V_{\text{droop}}$와 무관하게 2.3.2절의 조건만으로 독립적으로 설정된다. DC-AC 동작 정지에 따라 DC 버스 전압이 $V_{\text{hyst,}L}$ 이하로 강하 할 시점이 DC-DC 컨버터의 Boost 진입 트리거이므로, $V_{\text{hyst,}L}$이 드룹 전압 강하를 수용해야 한다는 제약은 부과하지 않는다.
 
 ### 2.4.2 DC-AC 컨버터 병렬 운전 시
 ***내용 재작성 예정***
@@ -195,11 +180,8 @@ $$R_d \times \frac{I_{\text{total}}}{n} \leq \Delta V_{\text{allow}}$$
 
 ### 2.5.1 시뮬레이션 조건
 
-2.3절 및 2.4절에서 도출한 설계 조건—히스테리시스 밴드, 드룹 계수, 이중화 동작—을 시뮬레이션으로 검증한다. 시뮬레이션은 (XXX) 환경에서 수행하였으며, 시스템 파라미터는 다음과 같이 설정하였다.
+2.3절 및 2.4절에서 도출한 설계 조건—히스테리시스 밴드, 드룹 계수, 이중화 동작—을 시뮬레이션으로 검증한다. 시뮬레이션은 환경에서 수행하였으며, 시스템 파라미터는 다음과 같이 설정하였다.
-
+***내용 추가작성 예정***
-전압 측정 오차 $\Delta V_{\text{meas}}$는 전압 측정 회로의 ADC 분해능과 MCU 기준전압(Vref) 오차를 기반으로 산출하였다. 본 시스템에 사용된 (XXX) ADC의 유효 비트 수 및 Vref 오차를 적용하면 $\Delta V_{\text{meas}} = \text{(XXX)}\,\text{V}$이다. 설계 여유 계수는 $k = \text{(XXX)}$로 설정하였으며, 이는 SNR $\geq 10\,\text{dB}$ 조건에 상응한다.
-
-이로부터 결정된 제어 파라미터는 다음과 같다. 히스테리시스 밴드는 $V_{\text{hyst,}H} = \text{(XXX)}\,\text{V}$, $V_{\text{hyst,}L} = \text{(XXX)}\,\text{V}$이며, 드룹 계수는 $R_d = \text{(XXX)}\,\Omega$이다. 두 파라미터 모두 2.2절의 기준을 만족하는 범위에서 선정하였다.
 
 (XXX 표: 시뮬레이션 파라미터)